コンピュータ構成要素
基本情報技術者試験｜アムダールの法則が示す、プロセッサのコア数を増やして並列化したときの性能向上に関する説明
アムダールの法則が示す、プロセッサのコア数を増やして並列化したときの性能向上に関する説明として最も適切なものはどれか。
ア逐次処理として残る部分が全体の高速化の上限を決めるため、コアを増やしても向上は頭打ちになる
イコア数に正比例して処理性能はどこまでも線形に向上し続ける
ウ並列化の効果はコア数の2乗に比例して加速度的に増大する
エコア数を増やしさえすれば逐次部分までも自動的に並列化され、全体の処理時間が限りなくゼロに近づいていく
正解
ア．逐次処理として残る部分が全体の高速化の上限を決めるため、コアを増やしても向上は頭打ちになる
アムダールの法則は、プログラム中の逐次実行しかできない部分の割合が全体の高速化の上限を定めると述べる。並列部分をいくら速くしても逐次部分は短縮されないため、コアを増やしても向上が頭打ちになる。設問に合致し正しい。
?選択肢ごとの解説
ア ○アムダールの法則は、プログラム中の逐次実行しかできない部分の割合が全体の高速化の上限を定めると述べる。並列部分をいくら速くしても逐次部分は短縮されないため、コアを増やしても向上が頭打ちになる。設問に合致し正しい。
イ ×コア数に正比例して線形に向上し続けるという説明は逐次部分の存在を無視しており、現実には頭打ちが生じるためアムダールの法則に反する。
ウ ×コア数の2乗に比例して加速するという説明は根拠がなく、並列化の効果は逐次部分に制約されるため成立しない。
エ ×逐次部分まで自動的に並列化され処理時間がゼロに近づくという説明は誤りで、逐次部分は本質的に並列化できず残り続ける。
コンピュータ構成要素の他の問題
演算命令はレジスタ上のデータのみを対象とし、主記憶とのデータのやり取りは専用のロード命令・ストア命令だけで行う命令セットの方…あるプログラムの実行中、CPUからのメモリ参照が合計4000回行われ、そのうちキャッシュに目的データが存在せず主記憶を参照し…ヒット率0.9のキャッシュがあり、キャッシュのアクセス時間は20ナノ秒、主記憶のアクセス時間は100ナノ秒である。常にまずキ…主記憶に用いられるDRAMが、キャッシュに用いられるSRAMと比べて持つ特徴として最も適切なものはどれか。半導体メモリのうち、電気的に内容を消去してブロック単位で書き換えることができ、不揮発性であるためUSBメモリやSSDの記憶素…主記憶に割り当てられたページ枠が3つあり、最初は全て空である。ページ参照が 1,2,3,4,1,2,5,1,2…ページ枠が3つあり最初は全て空である。ページ参照が 4,3,2,1,3,5,2,1,3…ページング方式の仮想記憶において、プログラムが用いる仮想アドレスを実際の主記憶上の物理アドレスへ変換する仕組みとして最も適切…
この問題の「深掘り・誤答の完全解説・覚え方」は、登録すると読めます。
基本情報技術者試験は全4,036問。公開しているのはその一部で、登録すると残りも一問ごとにAI解説つきで解けます。SRS暗記カード・全真模試・弱点診断まで。
登録は1分・クレジットカード不要。無料のまま練習・暗記カード・模試まで使えます。
作成・校閲：ukamiru編集部 · 基本情報技術者試験 過去問 · fe-a3-0155